Searching PAJ Page 1 of 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-085686

(43)Date of publication of application: 30.03.2001

(51)Int.Cl.

H01I 29/78 H01L 21/316

H01L 21/76 H01L 21/336

(21)Application number: 11-259163


(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing: 13.09.1999 (72)Inventor: NAKAMURA KATSUMITSU

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a device structure which enhances a gate-insulating-film characteristic and a transistor characteristic in a semiconductor device having the gate of a MOS structure and to obtain its manufacturing method. SOLUTION: This semiconductor device comprises the gate of a MOS structure provided with a laminated gate insulating film which contains at least two kinds of insulating films, i.e., a thermal oxide film 9 formed on a semiconductor substrate and a CVD oxide film 10 formed on the side a gate electrode 11 from the thermal oxide film 9. The ratio of the CVD oxide film 10 is set at 20% or higher of the film thickness of the laminated gate insulating film as a whole. In addition, after the thermal



oxide film 9 or the CVD oxide film 10 is formed, a nitriding operation by N2O, NH3 or NO gas is performed, and nitrogen may be segregated in one or both of the interface between the thermal oxide film and the substrate and the interface between the gate electrode and the CVD oxide film. Alternatively, after the thermal oxide film 9 or the CVD oxide film 10 is formed, an Si3N4 film is formed by an LPCVD operation, the surface of the Si3N4 film is oxidized, and an oxide film may be formed.

LEGAL STATUS

[Date of request for examination]

24.12.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出職公開番号

特開2001-85686 (P2001-85686A)

(43)公開日 平成13年3月30日(2001,3,30)

(51) Int.Cl.7		藏別記号	FΙ				テーマコート*(参考)		
H01L	29/78		H 0	1 L	29/78		652K	5 F O 3 2	
	21/316				21/316		s	5 F O 4 O	
							X	5F058	
							M		
21/76				21/76			L		
		審査請求	未請求	請求	マ項の数21	OL	(全 16 頁)	最終頁に続く	
(21)出願番号		特顯平11-259163	(71)	(71)出版人 000006013 三菱電機株式会社					
(22)出願日		平成11年9月13日(1999.9.13)			東京都	千代田	区丸の内二丁	目2番3号	
			(72)	(72)発明者 中村 勝光					
					東京都	千代田	区丸の内二丁	目2番3号 三	
					菱電機	株式会	社内		
			(74)	代理	人 100073	759			
					弁理士	大岩	増雄		
			1						


最終質に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【縣題】 MOS構造のゲートを有する半導体装置においてゲート総線製特性及びトランジスタ特性を向上させるデバイス構造及びその製造方法を得る。 【解決手段】 半導体基板上に設けられた熟験化膜9

と、この熟酸化膜9よりもゲート電極11側に設けられたCVD酸化度10の少なくとも2種類以上の発機度さ合む積層ゲート発練度を備えたMOS構造のゲートを有する半導体装置において、CVD酸化膜10の比率を積層ゲート発験便全体の膜厚の20%以上とする。さらに、熱酸化膜9またはCVD酸化度10を形成後、N2の、NHs、NOガスによる強化を行い、熱酸化医/基板界面及びゲート電極/CVD酸化膜界面のいずれか一方または両方に窒素を偏折させてもよい。また、熱酸化膜9またはCVD酸化度10を形成後、LPCVDにより5is N4膜19を形成し、さらにSis N4膜19表面を般化して酸化度をか成し、さらにSis N4膜19表面を般化して酸化度を形成し、さらにSis N4膜19表面を般化して酸化度を形成し、さらにSis N4膜19表面を般化して酸化度を形成してもよい。



【特許請求の範囲】

【請求項.1】 MOS操造のゲートを有する半導体装置 において、半導体基板上に設けられた熟験化應とこの熟 酸化膜よりもゲート電極側に設けられたCVD酸化酸の 少なくとも2種類以上の絶縁順を含む積層ゲート絶縁族 を備え、上記CVD酸化膜の比率を上記積層ゲート絶縁 陳全体の機厚の20%以上とすることを特徴とする半導 体装置。

[請求項2] 積層ゲート絶縁線は、熱酸化線/半導体 基板界面及びゲート電権/CVD酸化線界面のいずれか 10 一方または両方に、窒素が偏折している窒化酸化膜を含 きことを特徴とする請求項1部載の半導体装置。

【請求項3】 積層ゲート絶縁膜は、Sis N4 膜を含むことを特徴とする請求項1または請求項2に記載の半 導体装置。

【請求項4】 積層ゲート絶縁膜は、Sis N4 膜の表面を酸化した酸化膜を含むことを特徴とする請求項3 記載の半導体装置。

【請求項5】 積層ゲート絶縁膜は、縦型または模型の パワートランジスタのゲート絶縁膜として用いられるこ 20 とや特徴とする請求項1~4のいずれか一項に配載の半 連体装置。

【請求項 6】 半導体基板上に設けられた複数のトレン チの一部または全てをゲート、キャパシタまたは分離と して用いる半導体装置において、上配トレンチ内壁に設 けられた熱像と護とこの熱像化機より上層に設けられた CVD酸化膜の少なくとも2種類以上の絶縁膜を含む積 層絶線膜を備え、上配CVD酸化膜の比率を上記積層絶 線体を強度。20%以上とすることを特徴とする半 導体装置。

【請求項7】 トレンチ内部を埋め込んでいる積層絶縁 膜以外の材料は、その表面が半導体基板表面よりも突出 していることを特徴とする請求項6記載の半導体装置。

【請求項8】 トレンテ内部を埋め込んでいる積層絶縁 腰以外の材料は、その表面がトレンテ内部にあり半導体 基板表面に突出していないことを特徴とする請求項6記 載の半導体装置。

【請求項9】 積層絶縁膜は、熱酸化膜/半導体基板界面及びトレンチ内部を埋め込んでいる材料/CVD酸化 膜界面のいずれか一方または両方に、産業が偏折してい る変化酸化膜を含むことを特徴とする請求項6~8のい ずれか一項に記載の半導体装置。

【請求項10】 積層絶縁膜は、Si₃ N₄ 膜を含むことを特徴とする請求項6~請求項9のいずれか─項に記載の半準体装置。

【請求項11】 積層絶縁膜は、Si3 N4 膜の表面を 酸化した酸化膜を含むことを特徴とする請求項10記載 の半導体装置。

【請求項12】 MOS構造のゲートを有する半導体装置の製造方法であって、

半導体基板上に無酸化により熱酸化膜を形成する工程、 上記熱酸化膜より上層にCVD法によりCVD酸化膜を 形成し、少なくとも上記熱酸化膜と上記CVD酸化膜を 含む積層ゲート絶線度を形成する工程、

上記積層ゲート絶縁膜をアニール後、ゲート電極を形成 する工程を含むことを特徴とする半導体装置の製造方 法。

【請求項13】 熱酸化膜を形成後、N2 O、NH3、 NOガスによる窒化を行い、熱酸化膜/半導体基板界面 に窒素を偏折させる工程を含むことを特徴とする請求項 12配載の半導体装置の製造方法。

【請求項14】 CVD酸化膜を形成後、N2 O、NH 3、NOガスによる露化を行い、熱酸化膜/半導体基板 界面及びゲート電極/CVD酸化膜界面に窒素を偏析さ せる工程を含むことを特徴とする請求項12記載の半導 体装置の製造方法。

【請求項15】 熱酸化膜またはCVD酸化膜を形成後、Si3N4膜を形成する工程を含むことを特徴とする請求項12記載の半導体装置の製造方法。

【請求項16】 Si3 N4 膜を形成後、このSi3 N 4 膜表面を酸化した酸化膜を形成する工程、または上配 Si3 N4 膜表面を酸化し、さらに別のCVD酸化膜を 形成する工程を含むことを特徴とする請求項15配載の 半道体法側の製造方法。

【請求項17】 半導体基板上に設けられた複数のトレンチの一部または全てをゲート、キャパシタまたは分離 として用いる半導体装置の製造方法であって、

半導体基板上に複数のトレンチを形成する工程、 上記トレンチの内壁に熱酸化により熱酸化膜を形成する

エ記トレンテの内壁に高級化により高級化原を形成する 30 工程、 上記熱酸化膜より上層にCVD法によりCVD酸化膜を

形成し、少なくとも上記熱酸化膜と上記CVD酸化膜を含む積層絶縁膜を形成する工程、

上記積層絶縁膜をアニール後、所定の材料によりトレン チ内部を埋め込む工程を含むことを特徴とする半導体装 置の製造方法。

【請求項18】 熱酸化膜を形成後、N2 O、NH3、 NOガスによる窒化を行い、熱酸化膜/半導体基板界面 に窒素を偏析させる工程を含むことを特徴とする請求項 17記載の半導体装置の製造方法。

【請求項19】 CVD酸化膜を形成後、N2 O、NH 3、NOガスによる窒化を行い、熱酸化膜/半導体基板 界面及びトレンチ内部を埋め込んでいる材料/CVD酸 化膜界面に窒素を偏折させる工程を含むことを特徴とす る請求項17配載の半導弦装置の製造方法。

【請求項20】 熟酸化胰またはCVD酸化胰を形成 後、Si3 N4 膜を形成する工程を含むことを特徴とす る請求項17記載の半導体装置の製造方法。

【請求項21】 Si3 N4 膜を形成後、このSi3 N4 膜表面を酸化した酸化膜を形成する工程、または上記

Si3 N4 膜表面を酸化し、さらに別のCVD酸化膜を 形成する工程を含むことを特徴とする請求項20記載の 半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、MOS構造のゲー トを有する半導体装置に関し、特にトレンチをMOSゲ ートとして用いるパワーデバイスのトレンチ内壁に形成 されるゲート絶縁膜特性及びトランジスタ特性を向上す るためのデバイス構造及びその製造方法に関するもので 10 ある。

[0002]

【従来の技術】図23は、従来のMOS構造のトレンチ ゲートを有するパワーデバイスであるIGBT(絶縁ゲ ート型バイポーラトランジスタ) の構造を示す断面図で ある。図において、1はN型低濃度層、2はN型高濃度 拡散層、3はP型高濃度拡散層、4はP型ベース層、6 はN+ 型エミッタ拡散層、9はトレンチ内壁にゲート絶 緑膜として形成された熱酸化膜 (SiO2)、11はト レンチ内部を埋め込むゲート電極材料で、例えば高濃度 20 リンを含むpolv - S i 等、11 a はゲート電極材料11 を酸化して形成された酸化膜、12はP型高濃度拡散 層、13、15はCVD酸化膜、14はシリケイトガラ ス、16はシリサイド、17はバリアメタル、18はア ルミをそれぞれ示している。この例のように、従来のM OS構造のトレンチゲートを有するIGBTでは、ゲー ト絶縁隣として熱酸化障9が一般的に用いられていた。 また、例えば特開平7-249770号公報、特開平8 - 172091号公報では、MOSトランジスタのゲー ト絶縁膜として、熱酸化膜の上に窒化膜を形成し、さら 30 にその表面に酸化膿を堆積してなるONO構造の絶縁隙 及びその形成方法が提案されている。

[00003]

【発明が解決しようとする課題】しかしながら、図23 に示すような従来のデバイス構造では、トレンチ内壁に 数種類の面方位 (例えば(100) 、(110) 、(111) 面の三 種類) が存在するために、トレンチ内壁のゲート絶縁膜 膜厚の均一性低下や、図2(b)及び図3(b)に示す ように、トレンチ開孔部 (図22中Aで示す部分) や、 トレンチ底部 (図22中Bで示す部分) での局所的なゲ 40 ート絶縁膜の薄膜化、及び図4 (c) に示すようなLoco s Edge におけるゲート絶縁膜の薄膜化により、局所的 な電界集中が起きるというデバイス構造に起因する問題 があった。このため、ゲート絶縁聴特性、信頼性の劣化 を招いていた。また、トレンチ側壁近傍には、トレンチ を形成するためのエッチングや熱処理等に起因した結晶 欠陥、ストレスが存在する。このような基板 (Si)表 面を熟酸化することにより形成された熟酸化膜9は欠陥 密度が多くなり、熱酸化膜9/基板界面における界面準 位の増加を招き、ゲート絶縁膜(酸化膜)膜質の低下や 50

デバイス特性への悪影響(主接合リーク電流の増大、基 板のキャリアライフタイムの低下によるデバイス特性の 悪化) が懸念される。このようなSi表面の影響を抑制 するためには、ゲート酸化時の熱酸化工程を少なくする 必要があった。また、熱酸化酶 9 を形成する場合に、ト レンチの側面にはN・型エミッタ拡散層6、P型ベース 層4が形成されているため、それらの拡散層のドーパン トが熱酸化膜9へ拡散していき、ゲート絶縁膜特性や信 類性を低下させ、MOSトランジスタ特性の低下を招く という問題があった。

【0004】本発明は、上記のような問題点を解消する ためになされたもので、MOS構造のゲートを有する半 導体装置において、ゲート絶縁膜特性及びMOSトラン ジスタ特性を向上させるデバイス構造及びその製造方法 を得ることを目的とする。

[0005]

【課題を解決するための手段】本発明に係わる半導体装 置は、MOS構造のゲートを有する半導体装置におい て、半導体基板上に設けられた熱酸化膜とこの熱酸化膜 よりもゲート電極側に設けられたCVD酸化膜の少なく とも2種類以上の絶縁膜を含む積層ゲート絶縁膜を備 え、CVD酸化膜の比率を積層ゲート絶縁膜全体の膜厚 の20%以上とするものである。また、積層ゲート絶縁 膜は、熱酸化膜/半導体基板界而及びゲート電極/CV D酸化膜界面のいずれか一方または両方に、窒素が偏析 している変化酸化膜を含むものである。また、積層ゲー ト絶縁膜は、Sia Na 膜を含むものである。さらに、 積層ゲート絶縁膜は、Sia N4 膜の表面を酸化した酸 化膜を含むものである。また、積層ゲート絶縁膜は、縦 型または横型のパワートランジスタのゲート絶縁膜とし て用いられるものである。

【0006】また、半導体基板上に設けられた複数のト レンチの一部または全てをゲート、キャパシタまたは分 離として用いる半導体装置において、トレンチ内壁に設 けられた熱酸化膜とこの熱酸化膜より上層に設けられた CVD酸化膜の少なくとも2種類以上の絶縁膜を含む積 層絶緑膜を備え、CVD酸化膜の比率を積層絶縁膜全体 の膜厚の20%以上とするものである。また、トレンチ 内部を埋め込んでいる積層絶縁膜以外の材料は、その表 面が半導体基板表面よりも突出しているものである。ま た、トレンチ内部を埋め込んでいる積層絶縁膜以外の材 料は、その表面がトレンチ内部にあり半導体基板表面に 突出していないものである。また、積層絶縁膜は、熱酸 化障/半導体基板界面及びトレンチ内部を埋め込んでい る材料/CVD酸化膜界面のいずれか一方または両方 に、窒素が偏析している窒化酸化膜を含むものである。 また、積層絶縁膜は、Si3 N4 膜を含むものである。 さらに、積層絶縁膜は、Si3 Ne膜の表面を酸化した 酸化膜を含むものである。

【0007】また、本発明に係わる半導体装置の製造方

法は、MOS構造のゲートを有する半導体装置の製造方 法であって、半導体基板上に熱酸化により熱酸化膜を形 成する工程と、熱酸化膜より上層にCVD法によりCV D酸化膜を形成し、少なくとも熱酸化膜とCVD酸化膜 を含む積層ゲート絶縁膜を形成する工程と、積層ゲート 絶縁膜をアニール後、ゲート電極を形成する工程を含ん で製造するようにしたものである。また、熱酸化膜を形 成後、N2 O、NH3 、NOガスによる窒化を行い、熱 酸化膜/半導体基板界面に窒素を偏析させる工程を備え たものである。また、CVD酸化膜を形成後、N2 O. NH3 、NOガスによる窒化を行い、熱酸化膜/半導体 基板界面及びゲート電極/CVD酸化膜界面に窒素を偏 析させる工程を含むものである。また、熱酸化膜または CVD酸化膜を形成後、Si3 N4 膜を形成する工程を 含むものである。さらに、Si3 N4 膜を形成後、この Si3 N4 膜表面を酸化した酸化膜を形成する工程、ま たは上記Si3 N4 膜表面を酸化し、さらに別のCVD 酸化膜を形成する工程を含むものである。また、半導体 基板上に設けられた複数のトレンチの一部または全てを ゲート、キャパシタまたは分離として用いる半導体装置 20 の製造方法であって、半導体基板上に複数のトレンチを 形成する工程と、トレンチの内壁に熱酸化により熱酸化 膜を形成する工程と、熟酸化膜より上層にCVD法によ りCVD酸化膜を形成し、少なくとも熱酸化膜とCVD 酸化膜を含む積層絶縁膜を形成する工程と、積層絶縁膜 をアニール後、所定の材料によりトレンチ内部を埋め込 む工程を含んで製造するようにしたものである。また、 熱酸化膜を形成後、N2 O、NH3 、NOガスによる窒 化を行い、熱酸化膜/半導体基板界面に窒素を偏析させ る工程を含むものである。また、CVD酸化膜を形成 後、N2 O、NH3 、NOガスによる窒化を行い、熱酸 化膜/半導体基板界面及びトレンチ内部を埋め込んでい る材料/CVD酸化膜界面に窒素を偏析させる工程を含 むものである。また、熱酸化膜またはCVD酸化膜を形 成後、Sia N4 膜を形成する工程を含むものである。 さらに、Sia N4 膜を形成後、このSia N4 膜表面 を酸化した酸化膜を形成する工程、または上記Si3 N (膜表面を酸化し、さらに別のCVD酸化膜を形成する 工程を含むものである。

[0008]

【発明の実施の形態】実施の形態1、以下に、本発明の実施の形態を図面に基づいて説明する。図1は、本発明の実施の形態1における半導体装置であるトレンチMO Sゲート構造を用いたIGBT(絶縁ゲート型バイボーラトランジスタ)の製造方法を示す断面図である。図にはいて、1は7型低渡腰 2は小型高速度拡散艦、3は12型ベース層、5は熱感化壊、6は1x、型エミック放散層、7はCVD酸化疎、8、6は1x、型エミック放散層、7はCVD酸化疎、8、6はトレンチを示している。また、9はトレンチ8内壁にゲート絶縁軟として形成された熱熱化壊(SiO2)、

10は熱酸化膜9よりもゲート電極側に設けられたCV D酸化膜 (SiO2) で、本実施の形態では、熱酸化膜 9とCVD酸化膜10によって積層ゲート絶縁膜が構成 されている。さらに、11はトレンチ8内部を埋め込む ゲート電極材料で、例えば高濃度リンを含むpoly - Si もしくはノンドープドpoly - Siにリンをイオン注入で ドープした材料等が用いられる。11aはゲート電極材 料11を酸化して形成された酸化膜、12はP型高濃度 拡散層、13、15はCVD酸化膜、14はシリケイト ガラス、16はシリサイド、17はバリアメタル、18 はアルミをそれぞれ示している。本実施の形態では、半 導体基板上に設けられた熱酸化膜9とこの熱酸化膜9よ りもゲート電極11側に設けられたCVD酸化膜10の 少なくとも2種類以上の絶縁膜を含む積層ゲート絶縁膜 を備えたMOS構造のゲートを有する半導体装置におい て、CVD酸化膜10の比率を積層ゲート絶縁膜全体の 膜厚の20%以上とするものである。

【0009】次に、本実施の形態におけるIGBTの製 造方法を図1を用いて簡単に説明する。まず、例えば表 面濃度2×10¹⁸ cm⁻³以上、拡散深さ0.3 μ m以上 のP型高濃度拡散層3上に、例えばピーク濃度1×10 18 cm-3以下、拡散深さがP型高濃度拡散層3の拡散深 さ以上で400μm以下のN型高濃度拡散層2、さらに 例えば濃度1×10¹²~1×10¹⁴ cm-3、探さ40~ 600μmのN型低濃度層1を、順次エピタキシャル成 長により形成する。なお、N型低濃度層1、N型高濃度 拡散層2及びP型高濃度拡散層3については、イオン注 入、拡散で形成してもよい。次に、基板表面 (N型低濃 度層1)の中に、例えばピーク濃度1×10¹⁵~1×1 018 cm-3、拡散深さ1~4μmで、トレンチ8の深さ よりも浅いP型ベース層4を形成し、さらに例えば表面 濃度1×10¹⁸~1×10²⁰ cm⁻³、拡散深さ0.3~ 2 μ m の N+ 型エミッタ拡散層 6 を形成する (図 1 (a)).

【0010】N*型エミッタ拡散層6を形成後、CVD

酸低酸?を形成し、パターニング、エッチングによりトレンチ8を形成する。さらに、トレンチMOSゲート特性を向上せるために、トレンチエッチング後の後処理 (物麗平6-12559号、特麗平7-1347号参) E例)を行い、トレンチ開孔能及び底部のラウンディング 化、内壁の平滑化を行う (図1 (b))。次に、ここではトレンチ8内壁に無酸化により熟酸化膜9及を形成し、さらにこの熟酸化膜9上にLPGVD溶化度10を形成したことにより、熟酸化膜9とCV D酸化膜10からなる積層ゲート絶縁模を形成する。ここで、熱酸化膜9の膜厚をta(切)、CVD酸化膜10の膜厚をta(切)、CVD酸化膜10でまった。100次更をta(切)、トラルのゲート絶縁模を形成する。ここで、熱酸化膜9の膜厚をta(切)、トラルのゲート絶縁模象形で、OSトランジスタのしきい値電圧(VTII)を決定する膜厚をta((tota)とすると、各酸化膜の膜厚は、以下の式で、大力を大きない。

 $t \propto (9) \leq 0$. 2 $t \propto (total)$ $t \propto (10) \geq 0$. 2 $t \propto (total)$

【0011】CVD酸化膜10を形成後、CVD酸化膜10の酸化はよび熱機化線9と基板(5i)の界面に10の酸化はよび熱機化線9と基板(5i)の界面に分离。その後、トレンチ8をゲート電極材料11で埋め込み、写真製版とエッチングによりゲート電極材料11をパターニングする(図1(c))。この時、基板表面より突出しているゲート電極の線をWC、トレンチの幅をWT、基板表面より突出しているゲート電極ニッジのトレンチ開花活からの寸法をWCとすると、パターンニング後の寸法はよりの関係を楽している。

 $WG \ge 1 . 3WT$

WC ≥ 0. 2 µ m

さらに、ゲート抵抗の低抵抗化のために、ゲート電極材料11の表面にTiSi、CoSi等のシリサイド層を形成してもよい。

【0012】次に、ゲート電極材料11の表面を酸化さ せ酸化膜11aを形成した後、例えば表面濃度1×10 18~1×10²⁰ cm⁻³、拡散深さはN⁻型エミッタ拡散 20 層6以下のP型高濃度拡散層12を形成する。さらに、 CVD酸化膜13、シリケイトガラス14、CVD酸化 膜15を形成した後、コンタクトのパターンニングを行 い、スパッタ法やランプアニール等を用いてシリサイド 16、バリアメタル17、アルミ18を形成し、本実施 の形態におけるIGBTが完成する(図1(d))。な お、ここではゲート電極材料11の表面を酸化している が、ゲート電極材料11中のドーパントが酸化されるこ とでゲート酸化膜特性を悪化される現象が起きることが あるので、酸化膜11aは形成しなくてもかまわない。 【0013】以上のように構成された本実施の形態にお けるIGBTでは、図2 (a) 及び図3 (a) に示すよ うに、トレンチ8開孔部 (図1 (d) 中Aで示す部分) 及びトレンチ8底部(図1(d)中Bで示す部分)にお いても、熱酸化膜9及びCVD酸化膜10よりなる積層 ゲート絶縁膜は均一で十分な厚みを有し、従来例(図2 (b)、図3 (b)) のような局所的な薄膜化はみられ ない。また、図3(c)、(d)に示すように、トレン チ内壁は表面の凹凸が激しいため、熱酸化膜9のみの場 合(図3(d))より、本発明の積層ゲート絶縁膜を用 40 いた場合(図3(c))の方が、Si表面の凹凸による 絶縁膜の局所的薄膜化を抑制し、デバイス特性への悪影 響を防止することができる。次に、図4は、図1に示す デバイス断面に対して90度方向を変えて切断した断面 を示しており、図4 (b) は図4 (a) 中Cで示す部分 の部分拡大図で、図において、19は厚い酸化膜、20 はトレンチより深いP層である。図4に示すように、本 実施の形態によれば、厚い酸化膜19との境界部である Locos Edgeでのゲート絶縁膜の局所的な薄膜化も防止 することができ、図4 (c) に示す従来例と比較して局 50

所的な電界集中の発生を抑制することができる。以上、 本実施の形態における製造工程において、熱酸化膜 9の のが十・絵線膜を用いた従来例に比べて本発明ではゲ ート酸化酶の熱酸化工程がかないために、トレンチ内 壁、トレンチ開和部及びトレンチ底部、Locos Edgeに おける局所的なゲート絶機機の海膜化が抑制され、膜厚 の幼一性が向上する効果が得られる。

【0014】なお、本実施の形態では、熱酸化胰9とC VD酸化胰10の2種類の純極限よりなる積層ゲート絶 縁膜を示したが、本発明における積層ゲート絶縁膜の組 み合わせはこれに限定されるものではない、その他の例 について以下に列挙する。以下に示す積層ゲート絶縁膜 によっても上配効果は達成される。

(1) 熱酸化膜9を形成後、N2 O、NH3、NOガスによる窒化を例えば900~1100° Cで行い、熟酸化膜9 (SiO2) / 基板(Si) 界面に窒素を偏折させて窒化酸化膜とした積層ゲート給線膜。
 (2) CVD酸化膜10を形成後、N2 O、NH3、N

Oガスによる変化を例えば900~1100° Cで行い、熟験化膜9/基板界面及びゲート電極(d poly-Si)/CVD酸化膜10(SiO2)界面に窒素を偏折させて窒化酸化膜とした積層ゲート診線膜。

(3) 熱酸化膜9を形成後、LPCVDによりSi3N、 膜21を形成し、このSi3N、膜21中のトラップ、水素、ピンホールを取り除くためにSi3N、膜21表面を酸化して酸化膜22を形成し、その後LPCV D法でCVD酸化膜23を形成した積層ゲート
を縁襲(図5)。

(4) 熱酸化膜9及びCVD酸化膜10を形成後、LP CVDによりSi3 N4 膜を形成し、このSi3 N4 膜中のトラップ、水素、ピンホールを取り除くためにSi3 N4 膜表面を酸化して酸化膜を形成し、その後さらにLPCVD弦で別のCVD酸化膜を形成した積層ゲート絶縁度。

【0015】また、本実施の形態では、図1(d)中Dで示すように、P・コレクタ構造のIGBTを示したが、本発明が適用されるIGBTのコレクタ構造の組み合わせはこれに限定されるものではなく、例えば図6(a)に示すP・/P・コレクタ構造、及び図6(c)に示すPコレクタ構造のIGBTにも適用することができ、同様の効果が得られる。

【0016】実施の形態2.以下に、本発明における数 種類の機局ゲート絶縁模及び比較のためのゲート絶縁棟 を含む5種類のサンプルヘトEについて、ゲート絶縁棟 特性及びトランジスタ特性について評価した結果を記 す。各サンプルのゲート絶縁棟条件を図7に示す。ただ し、サンプルAは従来例に示した熟像化機のみ、サンプ ルB、サンプルC及びサンプルDは本発明による積層ゲ ート絶縁棟、サンプルEは比較例としてCVD酸化膜の みのゲート絶縁膜とした。

【0017】図8は、サンプルA及びサンプルCについ て、ゲート電極表面から基板に向かっての窒素濃度をS IMSにより測定した結果を示す図である。図におい て、縦軸は窒素濃度、横軸は測定深さを示している。本 発明によるサンプルCでは、ゲート酸化膜(SiO2) /基板(Si)界面において、窒素濃度が非常に大き い。このサンプルCのように、積層ゲート酸化膜(Si O2) /基板 (Si) 界面及びゲート電極 (d-polvS i) / 積層ゲート酸化膜 (SiO₂) 界面のいずれかー 10 方または両方に窒素を偏析させた場合、ゲート絶縁膜と 基板界面に存在するダングリングボンドや不完全な結合 を占有することにより界面準位の発生を抑制することが できる。さらに、酸化膜中の電子トラップとして作用す るSi-H、Si-PH結合がSi-N結合となるた め、ゲート絶縁膜中の電子トラップを低減することがで きる。また、基板中およびゲート電極中のドーパントの ゲート絶縁膜への拡散の抑制作用もある。これらの結 果、トレンチ内壁に形成するゲート絶縁障特性及び信頼 性が向上する。さらに、トレンチ側壁に存在するMOS 20 トランジスタのホットキャリア耐性向上、チャネル領域 の移動度が向上する効果も得られる。

【0018】図9及び図10は、それぞれn-chトレ

ンチMOSFET(デバイス構造は図20に示す)にお けるゲート酸化膜リーク特性及びゲート絶縁膜耐圧分布 のゲートパイアス依存性を示している。図9において、 縦軸Icは電流密度、Eccは電界強度であり、実線はゲ ート正バイアス時 (Gate Positive) 、点線はゲート負 バイアス時 (Gate Negtive)を示している。また、図 10において縦軸は絶縁破壊の発生頻度、横軸Ecsは電 30 界強度である。図9に示すように、本発明によるサンプ ルB、サンプルC及びサンプルDは、従来例のサンプル Aと比較して酸化膜リーク特性が向上している。特に、 サンプルDでは、Si3 N4 膜をSi基板表面よりゲー ト電極材料側に位置させることで、ゲート負バイアス時 の酸化膜リーク特性が他のサンプルに比べ劇的に向上す る効果が得られた。なお、図9において、サンプルCの 結果はサンプルBとほぼ同じであったため、図示を省略 している。また、図10に示すように、本発明のサンプ ルB、サンプルC及びサンプルDは、従来例であるサン 40 プルAよりも、ゲート酸化膜耐圧分布が向上し、高電界 強度側に絶縁破壊の発生頻度のピーク値がシフトした。 【0019】図11及び図12は、それぞれn-chト レンチMOSFET(デバイス構造は図20に示す)に おける定電流TDDB特性のゲートバイアス依存性及び 50%累積故障時のQBD (Charge-to-Breakdown) 値の キャパシタ面積依存性を示している。図11において、 縦軸のCumulative Failure は累積故障率、実線はゲー ト正バイアス時 (Gate Positive) 、点線はゲート負バ イアス時 (Gate Negtive) を示している。また、図1

2において縦軸は50%累積拡厚時のQn億(模軸はキャパシダ面積である。図11より、従来例のサンプルAは、値のサンプルに比べ到数値率が多くの値が低いことから信頼性が劣っており、本発明によるサンプルB、サンプルC及びサンプルDでは、ゲート絶極壊の信頼性を向上させる効果が得られた。さらに、図12より、本発明によるサンプルB及びサンプルCは、従来例のサンプルAよりQm値のキャパシタ面積依存性が小さいことから、デバイスの大面積化におけるゲート絶極膜信頼性確保の視点から未常に有効である。

【0020】図13は、図1(d)に示す16BTにおけるゲート歩留まりの有効セル面積(キャパンタ面積) 依存性を示している。ここで有効セル面積(キャパンタ面積) 面積のうちMOSトランジスタとして動作するデバイスが動作する環境の面積を指している。トレンデMOSゲート構造においては、従来例である熱酸化販のみのサンブルAより、本発明によるサンブルBの積層ゲート絶縁膜の方が、有効セル面積が増加してもゲートが留まりの低下を抑制することが可能である。図11及び図12では、本発明による積層ゲート絶縁膜(サンブルB及びサンブルC)の方がサンブルAよりも信頼性が高いことを示したが、ゲート歩留まりの観点からも優れていることがわかった。

【0022】図16及び図17は、トレンチMのSトランジスタ特性のゲート絶機模条件依存性を示している。 なお、評価したトレンチMのSトランジスタのデバイス 構造は図18に示すように、n-ch型のMOSトランジスタである。図18において、36はチャネルを示している。また、図17において縦軸の10はドレイン電流、横軸のVb はドレイン電圧を示している。図16よ

り、熱酸化膜のみのサンプルAより、本発明による積層 ゲート絶縁膜であるサンプルB、サンプルC及びサンプ ルDの方が、高電界領域でg。すなわち移動度が向上す る。また、図17において、高電界領域でサンプルAよ りサンプルCの方がドレイン電流が大きいことから、M OSトランジスタの電流駆動能力が高くなるという効果 が得られた。このように、高電界領域において本発明の サンプルB、サンプルC及びサンプルDの移動度が向上 するのは、チャネルが形成されるトレンチ側壁のSi表 面凹凸に起因したキャリアの表面散乱を低減する効果に 10 よるものである。以上の評価結果より、MOS構造のゲ ートを有する半導体装置において、本発明による積層が ート絶縁膜を用いることにより、従来例の熱酸化膜の み、またはCVD酸化膜のみの場合よりもゲート酸化膜 特性及び信頼性が向上し、さらにMOSトランジスタ特 性が向上することが明らかである。

【0023】実施の形態3、本実施の形態では、本発明 による積層ゲート絶縁障が適用可能か他のデバイス構造 について簡単に説明する。図19は、ゲート電極材料1 1表面が半導体基板1の表面よりもトレンチ8の深さ方 20 向にあるトレンチMOSゲート構造を用いたIGBTを 示している。また、図20は、トレンチMOSゲート構 造のMOSFETである。図20において、30はn型 高濃度層、31はn型拡散層、32はn型低濃度拡散 層、33はp型拡散層、34はn型高濃度拡散層、35 はp型高濃度拡散層である。なお、図20ではn-ch 型のMOSFETを示しているが、p-ch型であって も構わない。また、図21に示す平面MOSゲート構造 のデバイスや、図22に示すようにトレンチの一部がM OSゲートとして動作するデバイスに適用しても良い。 図22において、F及びGはMOSゲートとして動作す るトレンチ、E及びHはMOSゲートとして動作しない トレンチである。以上のように、本発明は、トレンチM OSゲート構造、平面MOSゲート構造のパワーデバイ ス及びその他のMOSゲートデバイスに広く適用可能で あり、いずれのデバイスにおいても上記実施の形態1及 び2と同様の効果が得られる。

【0024】実施の形態4、上記実施の形態1~3で は、主にトレンチをMOSゲートとして用いるデバイス について記したが、本発明は半導体基板上に設けられた 40 複数のトレンチの一部または全てをキャパシタまたは分 離として用いる半導体装置にも適用することができ、ト レンチ内壁に設けられた熱酸化膜と、この熱酸化膜より 上層に設けられたCVD酸化膜の少なくとも2種類以上 の絶縁膜を含む積層絶縁膜を用いるものである。なお、 この場合も、CVD酸化膜の比率を積層絶縁膜全体の膜 厚の20%以上とする。このトレンチ内部を埋め込んで いる積層絶縁膜以外の材料は、その表面が半導体基板表 面よりも突出している場合や、表面がトレンチ内部にあ り半導体基板表面に突出していない場合がある。また、

積層絶縁膜は、熱酸化膜/半導体基板界面、及びトレン チ内部を埋め込んでいる材料/CVD酸化膨界面のいず れか一方または両方に、窒素が偏析している窒化酸化膜 を含んでもよい。さらに、積層絶縁隠は、Sia Na 障 や、Si3 N4 膜の表面を酸化した酸化膜を含む場合も あり、いずれの場合も上記実施の形態1及び2と同様な 絶縁膜の特性向上が得られる。

【0025】実施の形態5、本実施の形態では、本発明 による積層ゲート絶縁膜が適用可能な平面MOS構造の ゲートを用いたデバイスについて簡単に説明する。平面 MOSゲートデバイスにおいても、ゲート絶縁膜を形成 するSi表面に欠陥、プラズマダメージ等が存在し、ゲ 一ト絶縁膜形成時にその欠陥が酸化膜中に取り込まれる 等により、絶縁膜中のトラップ増加、Si/SiO2界 面準位増加により、絶縁膜特性を低下させる。さらに、 Si表面に凹凸が存在するために、熱酸化法のみでゲー ト絶縁膜を形成すると、局所的な薄膜化が生じる。特に その挙動はゲート酸化膜が薄膜化されるほど顕著にな り、ゲート絶縁膜特性、MOSトランジスタ特性の劣化 を引き起こすことになる。このため、本発明における積 層ゲート絶縁膜は、トレンチの一部または全てをMOS ゲート、キャパシタまたは分離として用いるデバイスの みならず、平面MO Sゲートデバイスにおいても同様の 効果が得られる。

[0026]

【発明の効果】以上のように、本発明によれば、MOS 構造のゲートを有する半導体装置において、半導体基板 上に設けられた熱酸化膜とこの熱酸化膜よりもゲート電 極側に設けられたCVD酸化膜の少なくとも2種類以上 の絶縁膜を含む積層ゲート絶縁膜を備え、CVD酸化膜 の比率を積層ゲート絶縁膜全体の膜厚の20%以上とす ることにより、ゲート絶縁膜の局所的な薄膜化やそれに 起因する局所的な電界集中を抑制することができ、リー ク特性、耐圧分布、信頼性等のゲート絶縁膜特性が向上 する。さらに、ゲート絶縁膜信頼性やゲート歩留まりの 有効セル面積(キャパシタ面積)依存性も向上し、MO Sトランジスタ特性の向上を図ることが可能である。 【図面の簡単な説明】

【図1】 本発明の実施の形態1におけるトレンチMO Sゲート構造を用いたIGBTの製造方法を示す断面図 である。

【図2】 本発明の実施の形態1におけるIGBTと従 来のIGBTのトレンチ関孔部形状を比較する部分断面 図である。

【図3】 本発明の実施の形態1におけるIGBTと従 来のIGBTのトレンチ底部形状を比較する部分断面図 である。

【図4】 本発明の実施の形態1におけるIGBTと従 来のIGBTのLocos Edge の形状を比較する部分断面 図である。

14

【図5】 本発明の実施の形態1におけるトレンチMO Sゲート構造を用いたIGBTを示す断面図である。

【図6】 本発明の実施の形態1におけるトレンチMO Sゲート構造を用いたIGBTのコレクタ構造の他の組 み合わせ例を示す部分断面図である。

【図7】 本発明の実施の形態2において、ゲート絶縁 膜特性及びトランジスタ特性を評価したサンプルのゲー ト絶縁膜条件を示す図である。

【図8】 本発明の実施の形態2において、SIMSによりゲート電極表面から基板に向かって窒素濃度を測定 10 した結果を示す図である。

【図9】 本発明の実施の形態2において、トレンチM OSFETのゲート絶縁膜リーク特性のゲートバイアス 佐存性を評価した結果を示す図である。

【図10】 本発明の実施の形態2において、トレンチ MOSFETのゲート絶縁襲耐圧分布のゲートパイアス 依存性を評価した結果を示す図である。

【図11】 本発明の実施の形態2において、トレンチ MOSFETの定電流TDDB特性のゲートパイアス依 存性を評価した結果を示す図である。

【図12】 本発明の実施の形態2において、トレンチ MOSFETの50%累積故障時のQB値のキャパシタ 面積依存性を評価した結果を示す図である。

【図13】 本発明の実施の形態2において、IGBT におけるゲート歩留まりのセル面積依存性を評価した結 果を示す図である。

【図14】 本発明の実施の形態2において、50%累積故障時のQ∞値とゲート絶縁膜膜厚に占めるCVD酸化膜膜厚の比率rの関係を示す図である。

【図15】 本発明の実施の形態2において、 | ΔVα 30 |とゲート絶縁膜膜厚に占めるCVD酸化膜膜厚の比率 r の関係を示す図である。

【図16】 本発明の実施の形態2において、トレンチ MOSトランジスタ特性のゲート絶縁膜条件依存性を評 価した結果を示す図である。

【図17】 本発明の実施の形態2において、トレンチ MOSトランジスタ特性のゲート絶縁膜条件依存性を評 価した結果を示す図である。

【図18】 本発明の実施の形態2においてMOSトランジスタ特性の評価に用いたトレンチMOSトランジスタのデバイス構造を示す図である。

【図19】 本発明の実施の形態3におけるトレンチM OSゲート構造を用いたIGBTを示す断面図である。 【図20】 本発明の実施の形態3におけるトレンチM OSゲート構造を用いたMOSFETを示す断面図であ

【図21】 本発明の実施の形態3における平面MOS ゲート構造を用いたデバイスを示す断面図である。

【図22】 本発明の実施の形態3におけるトレンチの一部がMOSゲートとして動作するデバイスを示す断面図である。


【図23】 従来のトレンチMOSゲート構造を用いた IGBTを示す断面図である。


【符号の説明】


る。


1 N室低濃度層、2 N型高濃度拡散層 3 P型高 濃度拡散層 4 P型ペース層、5 熱験化膜、6 N ・型エミック拡散層、7 CVD酸化膜、8 トン・5 熱験化膜(SiO₂)、10 CVD酸化膜 (SiO₂)、11 ゲート電極材料、11 a ゲート 電極材料の酸化膜、12 P型高濃度拡散層 13 C VD酸化膜、14 シリケイトガラス、15 CVD酸 化膜、16 シリサイド、17 パリアメタル、18 アルミ、19 厚い酸化膜、20 トレンチより深いP

 層、21 Sis N4 膜、22 Sis N4 膜の酸化 腰、23 CVD酸化酸、30 n型高濃度隔、31 n型拡散層、32 n型低濃度拡散層、33 p型拡散 層、34 n型高濃度拡散層、35 p型高濃度拡散 層、36 チャネル。














17 1911 2 U U I — 0 U U C












[図22]

【図17】



【手続補正書】

【提出日】平成11年11月17日(1999.11.

17)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項6

【補正方法】変更

【補正内容】

【請求項6】 半導体基板上に設けられたトレンチをゲート、キャパシタまたは分離として用いる半導体装置において、上記トレンチ内壁に設けられた熱酸化膜とこの

熱酸化膜より上層に設けられたCVD酸化膜の少なくと も2種類以上の絶縁膜を含む積層絶縁膜を備え、上記C VD酸化膜の比率を上記積層絶縁膜全体の膜厚の20% 以上とすることを特徴とする半導体装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】請求項17

【補正方法】変更

【補正内容】

【請求項17】 半導体基板上に設けられたトレンチを

ゲート、キャパシタまたは分離として用いる半導体装置 の製造方法であって.

半導体基板上にトレンチを形成する工程、

上記トレンチの内壁に熱酸化により熱酸化膜を形成する

上記熱酸化膜より上層にCVD法によりCVD酸化膜を 形成し、少なくとも上記熱酸化膜と上記CVD酸化膜を 含む積層絶縁膜を形成する工程、

上記積層絶縁膜をアニール後、所定の材料によりトレン チ内部を埋め込む工程を含むことを特徴とする半導体装 置の製造方法。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0006

【補正方法】変更

【補正内容】

【0006】また、半導体基板上に設けられたトレンチ をゲート、キャパシタまたは分離として用いる半導体装 置において、トレンチ内壁に設けられた熱酸化膜とこの 熱酸化膜より上層に設けられたCVD酸化膜の少なくと も2種類以上の絶縁膜を含む積層絶縁膜を備え、CVD 酸化膜の比率を積層絶縁膜全体の膜厚の20%以上とす るものである。また、トレンチ内部を埋め込んでいる精 層絶縁障以外の材料は、その表面が半進体基板表面より も突出しているものである。また、トレンチ内部を埋め 込んでいる積層絶縁膜以外の材料は、その表面がトレン チ内部にあり半導体基板表面に突出していないものであ る。また、積層絶縁膜は、熱酸化膜/半導体基板界面及 びトレンチ内部を埋め込んでいる材料/CVD酸化膜界 面のいずれか一方または両方に、窒素が偏析している窒 化酸化膜を含むものである。また、積層絶縁膜は、Si 3 N4 膜を含むものである。さらに、積層絶縁膜は、S i3 N4 膜の表面を酸化した酸化膜を含むものである。 【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】 0007

【補正方法】変更

【補正内容】

【0007】また、本発明に係わる半導体装置の製造方 法は、MOS構造のゲートを有する半導体装置の製造方 法であって、半導体基板上に熱酸化により熱酸化膜を形 成する工程と、熱酸化膜より上層にCVD法によりCV D酸化膜を形成し、少なくとも熱酸化膜とCVD酸化膜 を含む積層ゲート絶縁膜を形成する工程と、積層ゲート 絶縁膜をアニール後、ゲート電極を形成する工程を含ん で製造するようにしたものである。また、熱酸化膜を形 成後、N2 O、NH3 、NOガスによる窒化を行い、熱 酸化膜/半導体基板界面に窒素を偏析させる工程を備え たものである。また、CVD酸化膜を形成後、N2 O、 NH: NOガスによる窒化を行い、熱酸化醇/半導体 基板界面及びゲート電極/CVD酸化膜界面に窒素を偏 析させる工程を含むものである。また、熱酸化膜または CVD酸化膜を形成後、Si3 N4 膜を形成する工程を 含むものである。さらに、Si3 N4 膜を形成後、この Si3 N4 膜表面を酸化した酸化膜を形成する工程、ま たは上記Si3 Ne 膜表面を酸化し、さらに別のCVD 酸化膜を形成する工程を含むものである。また、半導体 基板上に設けられたトレンチをゲート、キャパシタまた は分離として用いる半導体装置の製造方法であって、半 導体基板上にトレンチを形成する工程と、トレンチの内 壁に熱酸化により熱酸化膜を形成する工程と、熱酸化膜 より上層にCVD法によりCVD酸化膜を形成し、少な くとも熱酸化膜とCVD酸化膜を含む積層絶縁膜を形成 する工程と、積層絶縁膜をアニール後、所定の材料によ りトレンチ内部を埋め込む工程を含んで製造するように したものである。また、熱酸化膜を形成後、N2 O、N H3 、NOガスによる窒化を行い、熱酸化膜/半導体基 板界面に窒素を偏折させる工程を含むものである。ま た、CVD酸化膜を形成後、N2 O. NH3 . NOガス による窒化を行い、熱酸化膜/半導体基板界面及びトレ ンチ内部を埋め込んでいる材料/CVD酸化膜界面に窒 素を偏析させる工程を含むものである。また、熱酸化膜 またはCVD酸化膜を形成後、Si3 N4 膜を形成する 工程を含むものである。さらに、Si3 N4 膜を形成 後、このSi3 N4 膜表面を酸化した酸化膜を形成する 工程、または上記Si3 N4 膜表面を酸化し、さらに別 のCVD酸化膜を形成する工程を含むものである。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0018

【補正方法】変更

【補正内容】

【0018】図9及び図10は、それぞれn-chトレ ンチMOSFET(デバイス構造は図20に示す)にお けるゲート酸化膜リーク特性及びゲート絶縁膜耐圧分布 のゲートバイアス依存性を示している。図9において、 縦軸Jaは電流密度、Easは電界強度であり、実線はゲ ート正バイアス時 (Gate Positive) 、点線はゲート負 バイアス時 (Gate Negative) を示している。また、図 10において縦軸は絶縁破壊の発生頻度、横軸Ecs は電 界強度である。図9に示すように、本発明によるサンプ ルB、サンプルC及びサンプルDは、従来例のサンプル Aと比較して酸化膜リーク特性が向上している。特に、 サンプルDでは、Si3 Ne膜をSi基板表面よりゲー ト電極材料側に位置させることで、ゲート負バイアス時 の酸化膜リーク特性が他のサンプルに比べ劇的に向上す る効果が得られた。なお、図9において、サンブルCの 結果はサンプルBとほぼ同じであったため、図示を省略 している。また、図10に示すように、本発明のサンプ ルB. サンプルC及びサンプルDは、従来例であるサン プルAよりも、ゲート酸化膜耐圧分布が向上し、高電界 強度側に絶縁破壊の発生頻度のピーク値がシフトした。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0019

【補正方法】変更

【補正内容】 【0019】図11及び図12は、それぞれn-chト レンチMOSFET(デバイス構造は図20に示す)に おける定電流TDDB特性のゲートバイアス依存性及び 50%累積故障時のQm (Charge-to-Breakdown) 値の キャパシタ面積依存性を示している。図11において、 縦軸のCumulative Failure は累積故障率、実線はゲー ト正バイアス時 (Gate Positive) 、点線はゲート負バ イアス時 (Gate Negative) を示している。また、図1 2において縦軸は50%累積故障時のQm値、横軸はキ ャパシタ面積である。図11より、従来例のサンプルA は、他のサンプルに比べ初期故障が多くQm値が低いこ とから信頼性が劣っており、本発明によるサンプルB、 サンプルC及びサンプルDでは、ゲート絶縁膜の信頼性 を向上させる効果が得られた。さらに、図12より、本 発明によるサンプルB及びサンプルCは、従来例のサン プルAよりQm 値のキャパシタ面積依存性が小さいこと から、デバイスの大面積化におけるゲート絶縁障信頼性 確保の観点から非常に有効である。

【手続補正7】


【補正対象書類名】図面


【補正対象項目名】図10

【補正方法】変更 【補正内容】

【図10】

Gate Positive Bias C Gate Negative Ries (a) Sample A





フロントページの続き

(51) Int. C1.7 HO1L 21/336 識別記号

FI

H01L 29/78

テーマコート*(参考)

301G 301V

653A

658F

F ターム(参考) 5F032 AA36 AA37 AA45 AA46 AA48 AA54 BB04 CA17 CA24 DA02 DA03 DA53 DA58 DA58 DA74 5F040 DA19 DC01 EB14 5F058 BA01 BA09 BD02 BD04 BD10 BF02 BF04 BF29 BF30 BF62 BH03 BJ01 BJ07 BJ10